威格士VICKERS放(fang)(fang)(fang)(fang)大器(qi)(qi)設計運(yun)(yun)算放(fang)(fang)(fang)(fang)大器(qi)(qi)是(shi)(shi)模(mo)(mo)(mo)數(shu)(shu)轉(zhuan)換(huan)電(dian)(dian)(dian)路中的(de)(de)(de)一個總線(xian)通用、總線(xian)重要(yao)(yao)的(de)(de)(de)的(de)(de)(de)單(dan)元(yuan)。全(quan)差(cha)(cha)分(fen)(fen)運(yun)(yun)放(fang)(fang)(fang)(fang)是(shi)(shi)指輸入和(he)輸出都是(shi)(shi)差(cha)(cha)分(fen)(fen)信號的(de)(de)(de)運(yun)(yun)放(fang)(fang)(fang)(fang), 與普通的(de)(de)(de)單(dan)端(duan)輸出運(yun)(yun)放(fang)(fang)(fang)(fang)相比(bi)有以(yi)下(xia)(xia)幾個優點: 輸出的(de)(de)(de)電(dian)(dian)(dian)壓擺幅較(jiao)(jiao)大;較(jiao)(jiao)好(hao)的(de)(de)(de)抑(yi)制(zhi)共(gong)模(mo)(mo)(mo)噪聲;更(geng)(geng)低的(de)(de)(de)噪聲;抑(yi)制(zhi)諧波失真的(de)(de)(de)偶數(shu)(shu)階項比(bi)較(jiao)(jiao)好(hao)等。因此通常高(gao)性能(neng)的(de)(de)(de)運(yun)(yun)放(fang)(fang)(fang)(fang)多采用全(quan)差(cha)(cha)分(fen)(fen)形(xing)式(shi)。近(jin)年來,全(quan)差(cha)(cha)分(fen)(fen)運(yun)(yun)放(fang)(fang)(fang)(fang)更(geng)(geng)高(gao)的(de)(de)(de)單(dan)位(wei)(wei)增(zeng)(zeng)益(yi)帶(dai)寬(kuan)頻(pin)率(lv)(lv)及(ji)更(geng)(geng)大的(de)(de)(de)輸出擺幅使得它在高(gao)速(su)(su)(su)和(he)低壓電(dian)(dian)(dian)路中的(de)(de)(de)應用更(geng)(geng)加(jia)廣泛。隨著日益(yi)增(zeng)(zeng)加(jia)的(de)(de)(de)數(shu)(shu)據轉(zhuan)換(huan)率(lv)(lv), 高(gao)速(su)(su)(su)的(de)(de)(de)模(mo)(mo)(mo)數(shu)(shu)轉(zhuan)換(huan)器(qi)(qi)需求越來越廣泛, 而高(gao)速(su)(su)(su)模(mo)(mo)(mo)數(shu)(shu)轉(zhuan)換(huan)器(qi)(qi)需要(yao)(yao)高(gao)增(zeng)(zeng)益(yi)和(he)高(gao)單(dan)位(wei)(wei)增(zeng)(zeng)益(yi)帶(dai)寬(kuan)運(yun)(yun)放(fang)(fang)(fang)(fang)來滿(man)足(zu)系統精(jing)度和(he)快速(su)(su)(su)建立的(de)(de)(de)需要(yao)(yao)。速(su)(su)(su)度和(he)精(jing)度是(shi)(shi)模(mo)(mo)(mo)擬(ni)電(dian)(dian)(dian)路兩(liang)個總線(xian)重要(yao)(yao)的(de)(de)(de)性能(neng)指標,然而,這(zhe)兩(liang)者的(de)(de)(de)要(yao)(yao)求是(shi)(shi)互(hu)相制(zhi)約(yue)、互(hu)為矛盾的(de)(de)(de)。所以(yi)同時滿(man)足(zu)這(zhe)兩(liang)方(fang)面的(de)(de)(de)要(yao)(yao)求是(shi)(shi)困難的(de)(de)(de)。折疊共(gong)源(yuan)共(gong)柵技術(shu)可以(yi)較(jiao)(jiao)*地(di)解決這(zhe)一難題, 這(zhe)種結構的(de)(de)(de)運(yun)(yun)放(fang)(fang)(fang)(fang)具(ju)有較(jiao)(jiao)高(gao)的(de)(de)(de)開環(huan)增(zeng)(zeng)益(yi)及(ji)很高(gao)的(de)(de)(de)單(dan)位(wei)(wei)增(zeng)(zeng)益(yi)帶(dai)寬(kuan)。全(quan)差(cha)(cha)分(fen)(fen)運(yun)(yun)放(fang)(fang)(fang)(fang)的(de)(de)(de)缺點是(shi)(shi)它外部反饋環(huan)的(de)(de)(de)共(gong)模(mo)(mo)(mo)環(huan)路增(zeng)(zeng)益(yi)很小, 輸出共(gong)模(mo)(mo)(mo)電(dian)(dian)(dian)平不能(neng)確(que)定,因此,一般情況下(xia)(xia)需加(jia)共(gong)模(mo)(mo)(mo)反饋電(dian)(dian)(dian)路

　　威(wei)格士VICKERS放(fang)(fang)大(da)器(qi)(qi)運放(fang)(fang)結構(gou)的(de)(de)選擇運算放(fang)(fang)大(da)器(qi)(qi)的(de)(de)結構(gou)重要(yao)有三種:(a) 簡單兩級(ji)(ji)運放(fang)(fang),(b)折疊共(gong)(gong)源共(gong)(gong)柵,(c)共(gong)(gong)源共(gong)(gong)柵,如圖(tu)1 的(de)(de)前級(ji)(ji)所(suo)示(shi)。本次設計的(de)(de)運算放(fang)(fang)大(da)器(qi)(qi)的(de)(de)設計指標要(yao)求差分輸出幅度為±4V, 即(ji)輸出端的(de)(de)所(suo)有NMOS 管的(de)(de)VDSAT,N 之和(he)小于(yu)0.5V,輸出端的(de)(de)所(suo)有PMOS 管的(de)(de)VDSAT,P 之和(he)也必須小于(yu)0.5V

EEA-PAM-571-A--32
EEA-PAM-553-A-32
EEA-PAM-553-A-32  
EEA-PAM-533-C-32
EEA-PAM-533-E-32
EEA-PAM-513-A-14
EEA-PAM-513-A-32
EEA-PAM-513-A-30
EEA-PAM-118-B-30
EEA-PAM-119-A-30
EEA-PAM-520-A-14
EEA-PAM-523-A-30
EEA-PAM-523-A-32
EEA-PAM-525-A-32
EEA-PAM-525-A-30
EEA-PAM-533-A-32
EEA-PAM-535-A-32
EEA-PAM-541-A-32
EEA-PAM-561-A-32
EEA-PAM-568-A-32
EEA-PAM-571-A-32
EEA-PAM-581-A-32
EEA-PAM-535-D-32
EEA-PAM-513-A-32